По данным источников агентства Nikkei, японские компании при поддержке как собственного правительства, так и коллег из США поставили целью уже в 2025 г. локализовать на своей территории полупроводниковое производство по технологическим нормам 2 нм.

Как известно, Япония, наряду со многими другими промышленно развитыми странами, начала еще в конце прошлого года предметно планировать организацию на своей территории полупроводниковых производств по самым современным технологическим нормам — в кооперации государства как с тайваньской TSMC, так и с иными передовыми чипмейкерами.

Теперь же агентству Nikkei стало известно о совместной инициативе ряда японских и американских частных компаний, нацеленных на создание в Стране Восходящего солнца фабрики, способной изготавливать 2-нм СБИС, в интервале 2025-2027 гг. При поддержке государственных структур, разумеется. Упомянутые источники уже подтвердили, что частично субсидирование НИОКР и капитальных инвестиций для нового проекта возьмёт на себя японское правительство.

Насчет статуса иностранных участников проекта пока в точности не известно: будет ли в Японии образовано совместное предприятие с американцами, либо юридическое лицо предполагаемого совместного предприятия останется исключительно японским, а США поможет лишь патентами, экспертами и компетенциями.

В числе наиболее вероятных кандидатов на участие в совместной разработке называются уже активно проводящие лабораторные изыскания в 2-нм области Tokyo Electron, Canon и IBM. Другие источники называют также Applied Materials, IBM и Intel.

Начаться практические работы по данному направлению должны уже этим летом, а выходить на полную мощность оно будет постепенно с 2025 по 2027 г.

Нынешние лидеры мировой полупроводниковой индустрии, тайваньская TSMC и южнокорейская Samsung Electronics, как раз в 2025 г. уже рассчитывают освоить массовый выпуск чипов по аналогичной технологии. При этом явным лидером в практическом освоении этого техпроцесса выступает пока TSMC, тогда как южнокорейская Samsung Electronics испытывает в настоящее время немалые трудности с обеспечением приемлемого выхода годных чипов с единичной пластины даже для предшествующего 3-нм процесса.